【作者】 倪燕华； 汤亮； 孙泉； 施亚； 张骥； 乔东海；

【Author】 NI Yan-hua;TANG Liang;SUN Quan;SHI Ya;ZHANG Ji;QIAO Dong-hai;Soochow University;Institute of Acoustics,Chinese Academy of Sciences;

【机构】 苏州大学电子信息学院； 中国科学院声学研究所；

【摘要】 作为MEMS地震检波器核心部件之一,抽取滤波电路是对前端调制模块所产生的高速低位数据流进行数字滤波处理转换为低速高位数据流,使系统完成高精度的模/数(A/D)转换。经过抽取滤波器,输出是24-bit,1024Hz的干净数据。本文主要研究系统的抽取滤波部分,确定滤波器的结构和参数,并且初步在FPGA上对设计方案进行实现和验证,仿真及测试结果验证了设计方案的正确性。与传统的抽取滤波器相比,本设计能满足MEMS地震计的高精度要求,同时降低了系统功耗。更多还原

【Abstract】 As the core component of MEMS geophones,the mission of decimation filter is to change high speed low bit-width data stream which is generated by front-end modulation circuit to low speed high bit-width data stream.After decimation filtering,the output is 24-bit,1024 Hz clean data.The purpose of this paper is to study the decimation filtering section of the system and design an optimized digital filter.At last,this paper simulates and verifies the design by FPGA,and the simulation and practice test demonstrate the correctness of the design.Comparing with traditional decimation filter,it can meet the precision requirements of MEMS seismometer and reduce power consumption.更多还原