【作者】 罗杰俊； 刘兆庆； 彭喜元；

【Author】 Luo Jiejun Liu Zhaoqing Peng Xiyuan (Automatic Test and Control Institute,Harbin Institute of Technology Harbin 150080 China)

【机构】 哈尔滨工业大学自动化测试与控制研究所；

【摘要】 同步动态随机存储器(SDRAM)所有的信号都与工作时钟信号同步,信号与时钟之间的建立、保持时间关系必须得到满足,否则将导致数据错误。本文叙述了在采用FPGA设计SDRAM控制器时,利用TimeQuest时序分析器(TQ)进行静态时序分析(STA)的基本方法和流程,并通过实验说明了STA的作用。本文的论述对于一般的FPGA设计、特别是对源同步接口的时序约束方法具有一定的参考价值。更多还原

【Abstract】 All signals of Synchronous Dynamic Random Access Memory(SDRAM) are synchronized with clock signal setup and hold rules must be met otherwise would lead to data errors This paper describes the basic methods using TimeQuest timing analyzer for static timing analysis(STA) in designing SDRAM controller on FPGA.更多还原