节点文献

基于VHDL和MAX+plusⅡ的时钟脉冲控制器的设计与仿真

Design and Simulation of Clock Pulses Controller by Using VHDL and MAX+ plusⅡ

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具，请取消加速工具后下载。

【作者】 雷能芳； 金轶锋；

【Author】 LEI Neng-fang,JIN Yi-feng(Department of Physics,Weinan Teachers University,Weinan 714000,China)

【机构】 渭南师范学院物理系； 渭南师范学院物理系 陕西渭南714000； 陕西渭南714000；

【摘要】 "时钟脉冲控制器"是指能够控制时钟脉冲按照预定的数目、完整无缺地发出的电路.文章介绍了在MAX+p lusⅡ平台下用VHDL语言进行时钟脉冲控制器设计的主要流程、VHDL程序及仿真波形,通过仿真波形验证了设计的正确性.

【Abstract】 "Clock Pulses Controller" not only can control the number of the clock pulses,but also can ensure the integrity of them.The paper introduces the main technological process of Clock Pulses Controller which is manipulated by VHDL language in the MAX + plusⅡ platform,and introduces VHDL programs and simulation waves.By simulation waves,it verifies the correctness of the design.

【关键词】 时钟脉冲控制器； VHDL； MAX+plusⅡ； 仿真；
【Key words】 Clock Pulses Controller； VHDL； MAX + plusⅡ； simulation；
  • 【文献出处】 渭南师范学院学报 ,Journal of Weinan Teachers University , 编辑部邮箱 ,2007年05期
  • 【分类号】TP21
  • 【下载频次】229
打印本页
节点文献中：