节点文献

低位线摆幅的低功耗SRAM设计

A novel low power SRAM design with low bitline swing

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具，请取消加速工具后下载。

【作者】 顾明； 薛骏； 杨军；

【Author】 GU Ming,XUE Jun,YANG Jun(National ASIC System Engineering Research Center,Southeast University,Nanjing 210096,China)

【机构】 东南大学国家专用集成电路系统工程技术研究中心； 东南大学国家专用集成电路系统工程技术研究中心 江苏南京210096； 江苏南京210096；

【摘要】 本文提出了一种低位线摆幅(LVBS)的低功耗SRAM结构。这种SRAM采用电荷分享方法降低位线电压幅值,在写操作时使得位线电压摆幅减少了50%,从而显著降低了位线动态功耗。同时本文还分析了由于位线电压降低带来的静态噪声容限(SNM)等问题。实验结果表明相比较常规SRAM,LVBSSRAM可以节约30%的动态功耗。

【Abstract】 A low power(LVBS) SRAM structure by reducing bitline swing is proposed.In LVBS SRAM,a charge sharing technique is used to reducing bitline voltage,which makes the bitline swing decreased by 50% in write operation,so bitline dynamic power is greatly reduced.Some problems such as static-noise margin(SNM) caused by reducing bitline voltage are also discussed in this paper.Experiment result shows LVBS SRAM saves 30% dynamic power compare to conventional SRAM’s.

【关键词】 低功耗； 位线摆幅； 动态功耗； 静态噪声容限； LVBSSRAM；
【Key words】 low power； bitline voltage swing； dynamic power； SNM； LVBS SRAM；
【基金】 国家863基金资助项目(2003AA1Z1340);国家自然科学基金资助项目(60176018)
  • 【文献出处】 电路与系统学报 ,Journal of Circuits and Systems , 编辑部邮箱 ,2006年06期
  • 【分类号】TP333
  • 【被引频次】6
  • 【下载频次】232
打印本页
节点文献中：