节点文献

0.25μm CMOS工艺10位100MHz流水线型ADC设计

Design of a 10-bit 100MHz Pipelined ADC Using 0.25μm CMOS Process

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具，请取消加速工具后下载。

【作者】 姜申飞； 戴庆元； 朱红卫； 陈美娜； 王冬辉；

【Author】 JIANG Shen-fei1, DAI Qing-yuan1, ZHU Hong-wei2, CHEN Mei-na1, WANG Dong-hui1(1.Research Institute of Micro/Nano Science and Technology, Shanghai Jiao tong University, Shanghai200030,China; 2.Shanghai Hua Hong NEC Electronics Company, Ltd. Shanghai, 201203, China)

【机构】 上海交通大学微纳科学技术研究院； 上海华虹NEC电子有限公司； 上海交通大学微纳科学技术研究院 上海200030； 上海200030； 上海201203；

【摘要】 采用流水线结构完成了一个10位精度100MHz采样频率的模数转换器的设计。该模数转换器采用采样保持电路、8级1.5位和最后一级2位子模数转换器的结构,电路使用全差分和开关电容电路技术。芯片采用台积电(TSMC)0.25μmCMOS工艺,电路典型工作电压为2.5V,在室温下,输入信号为5MHz,采样频率100MHz时信号噪声失真比为59.7dB。

【Abstract】 A 10-bit, 100 Msamples/s pipelined ADC was presented. It was composed of a sample-and-hold circuit, eight stages with 1.5bit per stage, and a 2 bit flash ADC as last stage. Fully differen-tial structure and switched capacitor technology were used. The ADC’s design was based on theTSMC 0.25μm, mixed signal process. It works at 2.5V supply voltage, at room temperature, 5 MHz inputfrequency and 100MHz sampling frequency, SNDR is 59.7dB.

【关键词】 流水线； 模数转换器； 采样保持；
【Key words】 pipelined； A/D converter； sample and hold circuit；
  • 【文献出处】 半导体技术 ,Semiconductor Technology , 编辑部邮箱 ,2006年11期
  • 【分类号】TN792
  • 【被引频次】7
  • 【下载频次】280
打印本页
节点文献中：