节点文献

基于IP核的芯片级测试结构研究

Research on the Core Based System Level Test Architecture

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具，请取消加速工具后下载。

【作者】 颜学龙； 潘鹏程；

【Author】 YAN Xue-long,PAN Peng-cheng(Guilin University of Electronic Technology, Guilin 541004 , China)

【机构】 桂林电子工业学院电子工程系CAT研究室； 桂林电子工业学院电子工程系CAT研究室 广西桂林541004； 广西桂林541004；

【摘要】 分析了芯片级测试的特点以及与传统板级测试区别,对SOC测试结构的核心部分测试访问机制(TAM)和Wrapper进行了详细的论述,分析了系统级芯片的测试结构及其优化。

【Abstract】 The characteristics of SOC-level test, and the difference between SOC-level test andSOB-level test are analyzed. And the test wrapper and test access mechanism of SOC is described.Finally SOC test architecture and its optimization are discussed.

【关键词】 系统芯片； 测试环； 测试访问机制； 测试结构；
【Key words】 SOC； wrapper； TAM； test architecture；
【基金】 国家部委十五计划资助项目(41323020109);广西区科委桂科青项目(9811012)
  • 【文献出处】 半导体技术 ,Semiconductor Technology , 编辑部邮箱 ,2005年09期
  • 【分类号】TN407
  • 【被引频次】2
  • 【下载频次】149
打印本页
节点文献中：