节点文献

卷积码Viterbi译码器的FPGA设计与实现

FPGA Design and Implementation of RSC Viterbi Decoder

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具，请取消加速工具后下载。

【作者】 刘建强； 殷贤华；

【Author】 LIU Jianqiang,YIN Xianhua (Department of Electronic Engineering,Guilin Institute of Electronic Technology, Guilin,541004, China)

【机构】 桂林电子工业学院电子工程系； 桂林电子工业学院电子工程系 广西桂林541004； 广西桂林541004；

【摘要】 主要介绍了卷积码中 Viterbi译码器的 F PGA实现方案。方案中设计了幸存路径交换寄存器模块 ,充分利用 F P-GA中丰富的触发器资源 ,减小了译码器状态控制的复杂度 ,提高了 V B译码器的运行速度。

【Abstract】 FPGA design and implementation of RSC Viterbi decoder is presented.Abundant flip-flop resource of FPGA made it possible to design survival path exchange register module. The solution decreased complexity of decoder control process as increased speed of decoder.

【关键词】 卷积码； Viterbi算法； FPGA； VB；
【Key words】 RSC； Viterbi algorithm； FPGA； VB；
  • 【文献出处】 现代电子技术 ,Modern Electronic Technique , 编辑部邮箱 ,2004年09期
  • 【分类号】TN911.22
  • 【被引频次】7
  • 【下载频次】284
打印本页
节点文献中：