【作者】 黄深喜； 杨安平； 樊晓平；
【机构】 中南大学、湖南计算机股份有限公司； 长沙电力学院； 中南大学；
【摘要】 介绍怎样在嵌入式CPU 80C186XL DRAM刷新控制单元的基础上,利用CPLD技术和80C186XL的时序特征设计一个低价格、功能完整的DRAM控制器的方法,并采用VHDL语言编程实现。更多还原
