节点文献

用VHDL和CPLD的电路简化方法的研究

A Simplifying Circuit Method by Using VHDL and CPLD

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具，请取消加速工具后下载。

【作者】 高志文； 张记龙；

【Author】 GAO Zhi wen, ZHANG Ji long (Dept. of Electronic Engineering and Information Sicence, North China Institute of Technology, Taiyuan 030051, China)

【机构】 华北工学院电子信息工程系； 华北工学院电子信息工程系 山西太原030051； 山西太原030051；

【摘要】 目的　使用 VHDL降低目标电路的资源占用率和优化电路结构 .方法　分析用VHDL和 CPLD设计中容易引起电路复杂化的原因 ,并提出了相应的解决方法 .结果与结论　得到简化电路的一些有效的技巧与方法

【Abstract】 Aim\ Using VHDL to lower the occupying rate of the device′s resource and to optimize the structure of circuit. Methods\ In the process of using VHDL and CPLD, several reasons of circuit′s complexing caused are analyzed, moreover the corresponding solutions are given. Results and Conclusion\ Some effective skills and methods are provided.

【关键词】 VHDL； CPLD； 电路设计；
【Key words】 VHDL； CPLD； Circuit Simplifying；
  • 【文献出处】 测试技术学报 ,JOURNAL OF TEST AND MEASUREMENT TECHNOLOGY , 编辑部邮箱 ,2001年04期
  • 【分类号】TN702
  • 【被引频次】14
  • 【下载频次】185
打印本页
节点文献中：