【摘要】 提出并实现了一维 DCT变换核的一种高性能的 VL SI结构。通过分解 DCT变换为 SFDCT和比例变换两个部分 ,实际采用的快速一维 DCT变换总共需要 5次常数乘法和 2 9次加减法。根据算法安排了数据的输入顺序 ,设计了数据通路、高速的常数乘法器、控制电路 ,用 VHDL语言完成了整个设计并进行了仿真和在 1.0 μm COMS库上的综合 ,电路面积约为 340 0等效门。更多还原

【Abstract】 A high speed and low area implementation of 1D DCT kernel is presented. To split common fast DCT algorithm as a partial DCT and a scaling process, the method leaves only 5 multiplies and 29 adds to be done in the DCT itself. The data input order is rearranged, and a high speed constant multiplier is designed and implemented. The whole design is developed to apply VHDL to a 1.0 μm COMS library and syntheticlly.更多还原