节点文献

一种应用于LDO的CMOS误差放大器设计

Design of a CMOS Error Amplifier Uesd in LDO

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 王进军; 田泽; 蒋敏; 王玲玲; 杨智峰; 詹科;

【Author】 WANG Jin-jun, TIAN Ze, JIANG Min, WANG Ling-ling, YANG Zhi-feng, ZHAN Ke (College of Information Science and Technology, Northwest University, Xi′an 710069, China)

【机构】 西北大学信息科学与技术学院; 西北大学信息科学与技术学院 陕西西安710069; 陕西西安710069;

【摘要】 采用0.6μm标准CMOS工艺,设计并实现了可作为LDO内部误差放大器使用的一种宽工作电压范围单电源CMOS误差放大器,该误差放大器具有较大的工作电压范围(2.5V~6.5V),而且对工艺参数不敏感,尤其对温度。模拟结果表明:在2.5V~6.5V工作电压范围内,共模输入范围为0.7V~1.465V,差模输入范围为±2.5VT,开环电压增益为AV≈75dB,相位裕度Φ≈65°,单位增益带宽GB≈9.4MHz,共模拟制比CMRR≈74dB,电源拟制比SPRR≈97.5dB,转换速率Sr≈18V/μs。

【Abstract】 Using 0.6μm standard process designed and realized A Error Amplifier,which can be used an internal Error Amplifier in LDO. This Error Amplifier can opeate under a wide range of power supply from 2.5V to 6.5V and insensitive to process variatin, especilly for temprature. Simulation results indicated: under the power supply of 2.5V~ 6.5V, the common input voltage is 0.7V~1.465V, the diference input voltage is ±2.5VT,open-loop voltage gain is about 75dB, phase margin is about 65°, unity gain bandwidth is about 9.4MHz, common mode rejection ratio is about 74dB, power supply rejection ratio is about 97.5dB, slew rate is about 18V/μs.

  • 【文献出处】 微电子学与计算机 ,Microelectronics & Computer , 编辑部邮箱 ,2007年04期
  • 【分类号】TN722
  • 【被引频次】11
  • 【下载频次】825
节点文献中: 

本文链接的文献网络图示:

本文的引文网络