节点文献

改进的基于STUMPS架构的BIST电路设计

Improved Circuit Design of BIST Based on STUMPS

推荐 CAJ下载
PDF下载
不支持迅雷等下载工具，请取消加速工具后下载。

【Author】 LI Chun-wei1;HE Zhen-zhong1;CHEN Xin-wu2(1.Department of Physics & Electrical Information Engineering,Ningxia University,Yinchuan 750021,China;2.State Key Laboratory for Multi-Spectral Information Processing Technology,Huazhong University of Science and Technology,Wuhan 430074,China)

【机构】宁夏大学物理电气信息学院；华中科技大学多谱信息处理技术国防重点实验室宁夏银川750021；宁夏银川750021；湖北武汉430074；

【摘要】传统的STUMPS测试方法,存在测试时间长和故障覆盖率不够高的缺点。为减少测试时间,采用Test-Per-Clock方式和向量压缩的方法处理待测电路CUT;减少了测试时间;用随机测试模式加存储测试模式,来提高故障覆盖率。经ISCAS’85标准测试电路验证,新方案取得了令人满意的结果。更多还原

【Abstract】 Conventional STUMPS spends much time for testing,and its fault coverage is not high enough.To reduce the testing time,a modified structure which tests the CUT with Test-Per-Clock and test-vector compression is proposed.To improve the fault coverage,storage-mode is added to LFSR-mode.Experiments on ISCAS’85 benchmark circuits show that the scheme is satisfied.更多还原

【关键词】可测性设计；内建自测试； Test-Per-Clock；测试向量压缩；
【Key words】 DFT； BIST； Test-Per-Clock； test-vector compression；

【文献出处】电气电子教学学报 ,Journal of Electrical & Electronic Education , 编辑部邮箱 ,2007年02期

【分类号】TN702
【下载频次】55

知网节下载

节点文献中：

本文链接的文献网络图示:

本文的引文网络

节点文献