节点文献
H.264/AVC编码器中6阶插值滤波器的实现
Realization of 6-Tap Finite Impulse Response Interpolation Filter for H.264/AVC Encoder
【摘要】 针对H.264/AVC视频编码器的系统芯片设计,提出了6阶1/2像素插值滤波器的4种具体实现结构;并且在相同的约束条件下,使用Synopsys综合工具比较了各自的实现代价,最终给出了6阶1/2像素插值滤波器的优化实现结构。
【Abstract】 It is proposed that four hardware architectures of 6-tap finite impulse response interpolation filter for the design of H.264/AVC encoder(SOC).Moreover,based on comparative analysis of Synopsys Design Compiler to implement the hardware at the same constraint,an efficient half pixel interpolation filter(6-tap FIR) architecture had been given finally.
【关键词】 H.264/AVC视频编码器;
6阶插值滤波器;
芯片面积;
路径延迟;
【Key words】 H.264/AVC video encoder; 6-tap finite impulse response interpolation filter; chip area; delay;
【Key words】 H.264/AVC video encoder; 6-tap finite impulse response interpolation filter; chip area; delay;
【基金】 北京市(SOC)重大科技计划(D0306008040211);安康学院专项科研计划(2006AKXY009)资助项目
- 【文献出处】 北京大学学报(自然科学版) ,Acta Scientiarum Naturalium Universitatis Pekinensis , 编辑部邮箱 ,2007年03期
- 【分类号】TN713;TN762
- 【被引频次】1
- 【下载频次】221