节点文献

高速交替/并行数据采集系统时钟研究

Clock study of high speed interleaving/multiplexing data-acquisition system

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 张俊杰武杰刘尉悦乔崇王砚方

【Author】 ZHANG Jun-jie,WU Jie,LIU Wei-yue,QIAO Chong,WANG Yan-fang (Fast Electronic Lab,Department of Modern Physics,University of Science and Technology of China,Hefei 230026,China)

【机构】 中国科学技术大学近代物理系快电子学实验室中国科学技术大学近代物理系快电子学实验室 安徽合肥230026安徽合肥230026

【摘要】 研究了交替/并行数据采集系统中采样时钟抖动、采样时钟偏差、高速ADC量化误差与采集系统信噪比的关系.通过对采样数据的一级近似以及合理的假设,推导出了信噪比的数学表达式.用建立的仿真模型验证了数学表达式.结果表明,在输入信号频率较高时,信噪比以20 dB/10倍频下降,时钟抖动等效均方值决定了20 dB/10倍频下降的起始位置.

【Abstract】 Clock related issues in interleaving/multiplexing data acquisition systems were studied.Based on a linear approximation and some reasonable propositions,a powerful expression for the SNR was derived.A simulation model used to verify the SNR expression was proposed.It is shown that SNR drops 20dB per decade change of signal frequency at high frequency and the equivalent deviation of clock jitter decides the start position where SNR drops.

【基金】 国家自然科学基金(10505020)资助
  • 【文献出处】 中国科学技术大学学报 ,Journal of University of Science and Technology of China , 编辑部邮箱 ,2006年03期
  • 【分类号】TP274.2
  • 【被引频次】28
  • 【下载频次】262
节点文献中: 

本文链接的文献网络图示:

本文的引文网络