节点文献

FPGA/CPLD同步设计若干问题浅析

The problem analysis for FPGA/CPLD synchronous design

推荐 CAJ下载
PDF下载
不支持迅雷等下载工具，请取消加速工具后下载。

【Author】 Peng Junfeng,et al.

【机构】郑州大学信息工程学院；郑州大学信息工程学院郑州450052；郑州450052；

【摘要】针对FPGA/CPLD同步设计过程中一些容易被忽视的问题进行了研究,分析了问题产生的原因、对可靠性的影响,并给出了解决方案。更多还原

【Abstract】 This paper is focused on some easy neglected problems in synchronous design for FPGA/CPLD,analyzing the reasons and it’s influences on reliability,and giving the solutions.更多还原

【关键词】 FPGA/CPLD；同步设计；时钟；亚稳态；
【Key words】 FPGA/CPLD； Synchronous design； Clock； Metastable state；

【文献出处】自动化与仪器仪表 ,Automation & Instrumentation , 编辑部邮箱 ,2006年04期

【分类号】TN791
【被引频次】15
【下载频次】137

知网节下载

节点文献中：

本文链接的文献网络图示:

本文的引文网络

节点文献