节点文献

1000 BASE-T物理编码子层的硬件实现

Implementation of the Gigabit Ethernet 1000 BASE-T Physical Coding Sublayer

推荐 CAJ下载
PDF下载
不支持迅雷等下载工具，请取消加速工具后下载。

【Author】 XU Wei~1,YE Fan~2,ZHENG Guo-xiang~1,Ren Jun-yan~2(1.Department of Material Science,Fudan University,Shanghai 200433,China;2.ASIC & System State Key Laboratory,Fudan University,Shanghai 200433,China)

【机构】复旦大学材料科学系；复旦大学专用集成电路与系统国家重点实验室；复旦大学专用集成电路与系统国家重点实验室上海200433；上海200433；

【摘要】介绍了1000 BASE-T物理编码子层(PCS)采用的4D-PAM5编码算法,分析编码算法中的一些关键性技术.提出解码流程,并给出了解码中字同步算法及其硬件结构.用Verilog HDL完成了PCS的硬件设计,进行了仿真验证,并给出了流片测试结果.更多还原

【Abstract】 The 4D-PAM5 encoding system used for PCS of 1000 BASE-T is presented.Some key technologies are analyzed.The method of decoding is suggested and the synchronization algorithm is discussed in detail.The PCS is designed with Verilog HDL and passed its function is verified.The test result is also shown.更多还原

【关键词】千兆以太网； 1000BASE-T；物理层；物理编码子层； 4D-PAM5编码；
【Key words】 gigabit Ethernet； 1000 BASE-T； physical layer； PCS； 4D-PAM5；

【文献出处】复旦学报(自然科学版) ,Journal of Fudan University(Natural Science) , 编辑部邮箱 ,2006年01期

【分类号】TN919.31
【被引频次】7
【下载频次】261

知网节下载

节点文献中：

本文链接的文献网络图示:

本文的引文网络

节点文献