节点文献

应用VHDL语言在PLD器件上设计实现可编程计数器

Designing and Realization of Programmable Counter on PLD Device by VHDL

推荐 CAJ下载
PDF下载
不支持迅雷等下载工具，请取消加速工具后下载。

【Author】 Li Feng Lu Pei Liu Chengchen Shi Dong (Tianjin University of Light Industry Automation Department,Tianjin,300222, China)

【机构】天津轻工业学院自动化系；天津轻工业学院自动化系天津300222；天津300222；天津300222；

【摘要】研究用 VHDL语言采用 TOP TO DOWN设计方法实现了一种可以完成二进制、十进制、可逆计数功能的可编程计数器 ;采用 MAX+PL USII集成开发环境编辑、综合、仿真 ,并下载到 PL D器件中 ,经仿真和实际电路测试 ,该计数器性能可靠。更多还原

【Abstract】 Introduced VHDL and using TOP TO DOWN design method designed a programmable counter, it can realize binary, decimal and repeat counter function Using "MAX+PLUSII" the integrated development environment to edit, synthesis, simulate and download to PLD device Practical circuit testing shows that the counter is reliable更多还原

【关键词】 VHDL；计数器； PLD；仿真器；
【Key words】 VHDL； counter； PLD； simulator；

【文献出处】现代电子技术 ,Modern Electronic Technique , 编辑部邮箱 ,2002年05期

【分类号】TN792
【被引频次】4
【下载频次】178

知网节下载

节点文献中：

本文链接的文献网络图示:

本文的引文网络

节点文献