节点文献

用Verilog-HDL设计数字逻辑系统

Design Digital Logic Circuit by Verilog - HDL

推荐 CAJ下载
PDF下载
不支持迅雷等下载工具，请取消加速工具后下载。

【Author】 MA Chao，LEE Ying，YANG Ming (Dept.of Message Detection Technology and Instrument Engineering,Shanghai Jiaotong University，Shanghai 200030)

【机构】上海交通大学信息检测技术与仪器系!上海 200030；

【摘要】介绍硬件描述语言Verilog-HDL。通过与传统的数字逻辑系统的设计方法进行比较，展现了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性。更多还原

【Abstract】 In this paper, Verilog HDL---a hardware description language is introduced. The process of designing digital logic system by verilog HDL is presented, compared with the traditional digital logic system design method.更多还原

【关键词】 Verilog HDL；硬件描述语言；电子设计自动化；逻辑电路；
【Key words】 Verilog HDL； Hardware description language； EDA； Logic circuit,；

【文献出处】计算机工程 ,Computer Engineering , 编辑部邮箱 ,2000年12期

【分类号】TN402
【被引频次】17
【下载频次】411

知网节下载

节点文献中：

本文链接的文献网络图示:

本文的引文网络

节点文献