节点文献
基于VHDL语言的有限状态机设计方法
Finite state machine design method on the basis of VHDL language
【Author】 Zhu Weiyong Hefei University of Technology, Hefei 230001
【机构】 合肥工业大学电气与自动化学院;
【摘要】 在数字逻辑电路设计中,有限状态机是数字逻辑电路的重要组成部分,在工业控制领域应用广泛,很多复杂的逻辑控制问题都可以用有限状态机来描述。文章介绍两类有限状态机的结构原理和设计特点,利用VHDL语言中的结构描述语句和从顶向下(top-down)的设计对有限状态机进行结构化和层次化描述,通过典型的实例说明利用EDA工具实现逻辑电路的设计方法有效性。
【Abstract】 In the digital logical circuit design, the finite state machine is the important component of the digital logical circuit, using in the field of industrial control extensively. A lot of complicated logic control questions can all be described with the finite state machine. In this paper, the structure principles of two kinds of finite state machines and the automated design method are presented. The top-down and the modular methods and other VHDL coding techniques are utilized. It is proved that the design method is validity which makes use of EDA tool to realize the logical circuit through the typical instance.
- 【会议录名称】 全国第16届计算机科学与技术应用(CACIS)学术会议论文集
- 【会议名称】全国第16届计算机科学与技术应用(CACIS)学术会议
- 【会议时间】2004-08
- 【会议地点】中国安徽合肥
- 【分类号】TN791
- 【主办单位】中国仪器仪表学会微型计算机应用学会