节点文献
一种320Mbps高速维特比译码器的设计和实现
【机构】 清华大学微波与数字通信技术国家重点实验室；
【摘要】 本文实现了高速数字调制解调器中高速(2,1,7)卷积码的维特比译码器的设计和实现。该译码器针对加比选(ACS)模块采用并行化结构设计,并且在解码器的各个部分,在不影响译码性能的前提下,采用了一系列的简化设计,从而使译码器输出数据的速率达到160Mbps。
- 【会议录名称】 中国空间科学学会空间探测专业委员会第十七次学术会议论文集
- 【会议名称】中国空间科学学会空间探测专业委员会第十七次学术会议
- 【会议时间】2004-09
- 【会议地点】中国新疆乌鲁木齐
- 【分类号】TN76
- 【主办单位】中国空间科学学会空间探测专业委员会