节点文献

基于FPGA的并行高速采样结构中的时钟电路设计

High-precision Clock Synthesizing Technique of Parallel Acquisition Unit Based on FPGA Technology

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 彭发东李沛准郭亮闫力陈玉成永红

【Author】 Peng Fadong Li Peizhun Guo Liang Yan Li Chen Yu Cheng Yonghong (State Key Laboratory of Electrical Insulation and Power Equipment,Xi’an Jiaotong University,Xi’an 710049,China)

【机构】 西安交通大学电力设备电气绝缘国家重点实验室

【摘要】 局部放电的在线监测可以保证电力系统的可靠稳定运行。本文在对局部放电信号采集技术需求进行分析的基础上,设计了基于 FPGA 的200MS/s 并行 AD 采样方案,研究了高速采样涉及的关键技术——高速高精度时钟合成技术,并利用可编程芯片技术设计了相应的解决方案,并对设计得到的硬件电路进行了调试。

【Abstract】 Performing the Partial Discharge on-line monitoring can secure the reliable circulating of the power system.Analyzing the technical requirements for the PD acquisition,this paper designed the 200MS/s acquisition scheme and also studied the key techniques of the high-speed data acquisition,the high-precision clock synthesizing technique.Both the corresponding solution for the technique implemented based on FPGA(Field Programmable Gates Array)and the hardware debugging job are performed in the paper.

  • 【会议录名称】 第一届电器装备及其智能化学术会议论文集
  • 【会议名称】第一届电器装备及其智能化学术会议
  • 【会议时间】2007
  • 【会议地点】中国陕西西安
  • 【分类号】TN791
  • 【主办单位】西安交通大学电力设备电气绝缘国家重点实验室、西安高压电器研究所
节点文献中: 

本文链接的文献网络图示:

本文的引文网络