【作者】 房治国； 唐小宏； 王占平； 渠丽娟；

【Author】 FANG ZHIGUO,TANG XIAOHONG,QU LIJUAN University of Electronic Science and Technology of China,Chengdu,610054

【机构】 电子科技大学电子工程学院；

【摘要】 本文介绍了采用直接数字频率合成器(DDS)激励锁相环(PLL)的方案构成微波锁相源的实验研究,分析了设计DDS-PLL频率合成器应注意的问题,对杂散抑制技术和PLL的结构进行了阐述,特别对系统设计的关键问题提出了一些见解。所设计的微波DDS-PLL频率合成器指标为:工作频率范围620MHz～684MHz,50MHz内杂散达到-76dBc,相位噪声优于-105dBc/Hz@10kHz,输出功率-15dBm。只需修改单片机的控制程序,就可实现锁相源的跳频输出,构成跳频锁相源。更多还原

【Abstract】 This paper introduces the study of the scheme in which the output of the DDS be taken as the reference frequency of PLL and analysis what should be pay attention to in designing the DDS+PLL frequency synthesizer.The structure of PLL and the restraint methods of spurs also be discussed,especially crux we give some opinion on the designing of the system.The target we get in this paper is as follow:frequency range is 620-684MHz.The phase noise is about - 94.7dBc/Hz@5KHz.Spurious in 50MHz is -76dBc.Output power is -15dBm.更多还原