【作者】 曾松伟； 李光辉；

【Author】 Zeng Songwei Li Guanghui (School of Information Engineering,Zhejiang Forestry University,Hangzhou,311300,China)

【机构】 浙江林学院信息工程学院；

【摘要】 集成电路设计的等价性检验是重要的形式化验证方法。由于系统级模型和寄存器传输级(RTL)实现之间存在很大的语义差别,并且不存在结构相似性,这两者之间的等价性检验面临许多挑战。本文对国内外关于系统级模型与RTL实现之间的等价性验证基本思想、事务级模型与RTL实现之间的等价性检验方法、系统级模型与RTL实现之间的等价性检验方法研究成果和若干关键问题进行了分析,展望了未来的研究发展方向。更多还原

【Abstract】 Equivalence checking is an important formal verification technology for integrated circuit designs.Since there exist huge semantic difference and no structural similarity between system level model and register transfer level(RTL),checking the equivalence of a system level model and its RTL design is a major challenge.This paper introduces the principle of equivalence checking between system level vs.RTL,and transaction level vs.RTL,then analyses the sequential equivalence checking method between system level vs.RTL,and some key problems.Finally,we point out the future research directions in this field.更多还原