多线程处理器存储结构研究

【作者】 王新刚；

【导师】 樊晓桠；

【作者基本信息】 西北工业大学 ， 计算机系统结构， 2004， 硕士

【摘要】 本论文的研究内容是受到国防十五预研课题“研究高性能微处理器系统结构”的一部分。 本课题先研究并设计了32位嵌入式微处理器ARMP的执行部件。接着，本文以ARMP为基础深入了解国内外目前最先进的多线程处理器系统结构研究工作，明确了该领域研究的发展方向和研究难点。在这种背景下，本文研究了高性能微处理器中转移预测技术和多线程系统结构中选择性双路径执行中取指部将的研究。 本论文的研究工作包括： 1、多线程处理器系统结构的进行分析；介绍多线程处理器的定义及其优势所在，同时介绍了同时多线程结构和前瞻多线程结构。最后，了解多线程处理器的设计空间。 2、对ARMP中数据通路的设计与实现：包括ALU的设计、寄存器文件(register file)的设计、移位器(shifter)的设计、乘法器的设计等等。 3、对转移预测的分析；根据转移的静念和动念特性，对简单的静态、复杂的动态和混合转移预测在误预测率和硬件开销等方面上进行了分析比较。 4、分析了高性能转移预测设计中的问题；对未来设计高性能转移预测器所面临的问题以及解决这些问题的可能的办法，包括制造工艺、流水线的深度和处理器的微体系结构等 5、对选择双路径系统结构的分析；介绍选择性双路径执行中的硬件机制—转移置信度评估和选择转移策略。 6、设计分析适合选择双路径结构的取指部件；通过研究多路径执行中的PC仲裁机制，设计适合双路径执行结构的取指部件。 本论文紧密结合国防十五预研课题，在国内实现了多线程处理器中选择性双路径执行的研究，这对我国具有自主知识产权的高性能微处理器具有十分重要的意义。该文的研究成果对进一步研究更高级处理器提供了方法和思路。更多还原

【Abstract】 The work in this dissertation is part of National 05’ project entitled "High Performance Microprocessor Architecture".First of all. the work researches and designs a 32bit embedded microprocessor ARMP’s execution part. Then, the work researches multithread processor architecture based on the ARMP. This dissertation focused on the branch predictor of high performance processor and fetch unit of selective execution of multithread architecture.The work of this paper is as follows.1.Analyzer multithreaded processor architecture Introducing the definition of multithreaded processor and the advantage of multithread processor architecture, also including simultaneous multithreaded architecture and pre-look multithreaded architecture.2,Design and realization the data-path of ARMP processor. Including Arithmetic Logical Unit(ALU), Register files. Shifter, multiplier and so on.3,Analyzer high performance branch predictor. Based on the static and dynamic characteristic of branch instruction, comparing the mis-prediction rate and hardware spending of simple static prediction, complex dynamic prediction and hybrid prediction.4,Research the issue of design high performance branch prediction. Introducing same ideas on future design high performance branch prediction, including manufacture technology, depth of pipeline, micro-architecture and so on.5, Research selective dual path execution architecture. Introducing hardware mechanism of multi-path execution, including branch forking strategy and branch prediction confidence.6, Design selective dual path execution fetch instruction unit. Based on the (program counter) PC arbitrage strategy of multi-path execution, designing fetch instruction unit suit for selective dual path execution.The dissertation work plays a great significance for studying the high performance microprocessors. The research work offers design considerations and technological reserves for further advanced microprocessor designs.更多还原