节点文献

波动动态差分逻辑RISC-V CPU芯核的功耗抑制技术研究

The Power Suppression Techniques for the DPA-resistant RISC-V CPU Core Based on WDDL

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 崔小乐李修远李浩张兴

【Author】 CUI Xiaole;LI Xiuyuan;LI Hao;ZHANG Xing;Key Laboratory of Integrated Micro-systems, Peking University Shenzhen Graduate School;Peng Cheng Laboratory;

【通讯作者】 张兴;

【机构】 北京大学深圳研究生院集成微系统重点实验室鹏城实验室

【摘要】 差分功耗分析(DPA)攻击不仅威胁加密硬件,对加密软件的安全性也构成严重挑战。将波动动态差分逻辑(WDDL)技术应用在RISC-V指令集的处理器芯核上可减少功耗信息的泄露。但是,WDDL技术会给电路引入巨大的功耗开销。该文针对基于WDDL的RISC-V处理器芯核提出两种功耗抑制方法。虽然随机预充电使能技术与指令无关,而预充电使能指令技术需要扩充指令集,但这两种方法都是属于轻量级的设计改进。仿真结果表明,采用了随机预充电使能技术和预充电使能指令技术的Rocket芯核的电路功耗分别是原始的WDDL Rocekt芯核功耗的42%和36.4%。

【Abstract】 Differential Power Analysis(DPA) is a serious threat to cryptographic hardware and software. The RISC-V processor core based on Wave Dynamic Differential Logic(WDDL) is implemented to mitigate the power leakage. However, the WDDL technique results in a dramatic increase in circuit power. For WDDLbased RISC-V CPU cores, two power suppression techniques are proposed in the paper. Both of them are lightweight solutions. The simulation results show that the circuit power of the DPA-resistant Rocket core with the random precharge enabling technique and the precharge enabling instruction technique can be reduced to 42% and 36.4% of that of the original WDDL based counterpart, respectively.

【基金】 深圳学科布局项目(JCYJ20220818100814033);深圳孔雀团队项目(KQTD20200820113105004);广东省重点科技研发计划项目(2019B010155002)~~
  • 【文献出处】 电子与信息学报 ,Journal of Electronics & Information Technology , 编辑部邮箱 ,2023年09期
  • 【分类号】TP332
  • 【下载频次】4
节点文献中: 

本文链接的文献网络图示:

本文的引文网络