节点文献

纳米集成电路互连线建模和光刻仿真中的大规模并行计算方法

Massively parallel computing in nano-VLSI interconnect modeling and lithography simulation

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 朱恒亮曾璇崔涛严昌浩张林波

【Author】 Hengliang ZHU;Xuan ZENG;Tao CUI;Changhao YAN;Linbo ZHANG;State Key Laboratory of ASIC and System,Fudan University;State Key Laboratory of Scientic and Engineering Computing,Academy of Mathematics and Systems Science,Chinese Academy of Sciences;

【机构】 复旦大学专用集成电路与系统国家重点实验室中国科学院数学与系统科学研究院科学与工程计算国家重点实验室(LSEC)

【摘要】 集成电路规模庞大、结构复杂,随着集成电路制造工艺进入纳米尺度,复杂制造工艺中的工艺波动严重影响电路性能,给集成电路设计带来了巨大的挑战.集成电路互连线建模与光刻仿真涉及大规模Maxwell方程的数值求解,计算复杂度高、规模庞大.本文主要综述了在973项目资助下,基于中国科学院科学与工程计算国家重点实验室陈志明教授提出的并行自适应有限元理论及大规模并行计算平台PHG发展的纳米集成电路互连线建模和光刻仿真的大规模并行计算方法.在集成电路互连线建模方面,一方面,综述了寄生电容参数提取的并行自适应有限元方法 ParAFEMCap,该方法实现了可以在上百乃至上千CPU核上运行的并行寄生电容提取,在1536 CPU核计算平台上达到75.7%左右的并行效率;另一方面,综述了一种结合边界元法和随机法的混合算法BIE-WOS,用于导体或介质面电荷密度计算,该方法具有随机法天然并行性的优势,易于实现大规模并行计算,本文进一步在5120核计算平台上验证了算法近似线性的并行加速比.在光刻仿真方面,基于自适应有限元计算框架(PHG)提出了集成电路光刻的并行自适应仿真方法,采用各项异性的单轴完美匹配层方法处理散射边界条件.

【Abstract】 VLSI is large in scale,and complex in structure.In today’s nano-VLSI,serious process variations induced by the complex nanometer integrated circuit process technology may result in severe degradation of the integrated circuit performance.These factors present ever increasing challenges for present day nano-scale VLSI design.Interconnect modeling and lithography simulations rely on numerical approaches for solving large-scale Maxwell’s equations,of which the computational cost is extremely high.In this paper,several massively parallel computing approaches for interconnect modeling and lithography simulation are surveyed,based on adaptive finite element theory and a parallel hierarchical grid(PHG) platform.Regarding interconnect modeling,we first review the parallel adaptive finite-element method Par AFEMCap for parasitic capacitance extraction,which achieves a parallel efficiency of 75.7% on 1536 CPU cores.In addition,we review a hybridization of the boundary integral equation method and the random walk on spheres method(BIE-WOS) for surface charge density computations for conductors or dielectric mediums.The proposed method proves to be superior to existing methods for massively parallel computing.On a supercomputer with 5120 CPU cores,BIE-WOS can achieve almost a linear parallel efficiency.Regarding lithography simulation,we propose a parallel adaptive finite-element framework method by adopting the PHG(parallel hierarchical grid) platform and a perfectly matched anisotropy uniaxial layer to handle scattering boundary conditions.

【基金】 国家重点基础研究发展计划(973计划)(批准号:2011CB309701,2011CB309703);国家高技术研究发展计划(863计划)(批准号:2012AA01A30901);国家重点研发计划高性能计算重点专项项目(批准号:2016YFB0201304);国家自然科学基金(批准号:61376040,61574046,91330201,61274032,91430215,91530323,11321061);中国科学院国家数学与交叉科学研究中心(NC MIS)资助项目
  • 【文献出处】 中国科学:信息科学 ,Scientia Sinica(Informationis) , 编辑部邮箱 ,2016年10期
  • 【分类号】TN405
  • 【被引频次】6
  • 【下载频次】285
节点文献中: 

本文链接的文献网络图示:

本文的引文网络