节点文献

宏块并行可复用的H.264帧内解码器的VLSI结构设计

A Macroblock-parallel and Resuable VLSI Architecture of H.264 Intra Decoder

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 兰旭光李兴玉温灏王志刚

【Author】 LAN Xu-guang;LI Xing-yu;WEN Hao;WANG Zhi-gang;Institute of Artificial Intelligence and Robotics,Xi′an Jiaotong University;

【机构】 西安交通大学人工智能与机器人研究所

【摘要】 设计通用的宏块并行的H.264帧内解码次序,避免了解码时的数据冲突,进而设计了存储器及计算单元可复用的帧内预测宏块并行解码单元,在解码速度提高的同时,尽量避免了资源的开销.通过对设计的并行解码器速度的测试及DC综合的结果,验证了设计的可复用的宏块并行帧内解码器的VLSI结构有效性,每个宏块解码平均速度到达了113cycles.

【Abstract】 This paper presents a VLSI architecture design of macroblock-parallel intraframe decoder to avoid the data conflicts,providing guarantee for decdoding correctness.The memory reuse,calculation unit reuse and macroblockparallel intra prediction module is designed which can improve the decoding speed and increase the utilization of resources at the same time.The functional testing and DC analysis has demonstrated the proposed macroblockparallel VLSI architecture of intra decoder.It achieves a decoding speed at 113cycles/MB.

【关键词】 宏块并行帧内解码器大规模集成电路H.264
【Key words】 Macroblock parallelIntra predictionVLSIH.264
【基金】 国家自然科学基金项目(61175010,高校国际合作基金)
  • 【文献出处】 微电子学与计算机 ,Microelectronics & Computer , 编辑部邮箱 ,2014年04期
  • 【分类号】TN919.81
  • 【下载频次】43
节点文献中: 

本文链接的文献网络图示:

本文的引文网络