节点文献

高性能CMOS采样保持电路的设计

High Performance CMOS Sample and Hold Circuit

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 吕坚李华周云王璐霞蒋亚东

【Author】 LV Jian,LI Hua,ZHOU Yun,WANG Lu-xia,JIANG Ya-dong(State Key Laboratory of Electronic Thin-film and Integrated Devices,University of Electronic Science and Technology of China,Chengdu 610054,China)

【机构】 电子科技大学电子薄膜与集成器件国家重点实验室

【摘要】 设计了一种基于0.5μmCMOS工艺的高线性、高精度、高速的采样/保持电路.采用一种仅由4个PMOS管、一个电容和一个NMOS开关构成的新型双边信号采样开关,有效地提高了双边信号采样电路的线性度并减小了电路的噪声和失调.仿真结果表明:输入摆幅为1V的156kHz的双边信号,在10MS/s的采样速率下,其无杂散动态范围(SFDR)为120dB.

【Abstract】 A high linearity,high resolution and high speed sample/hold circuit is proposed.A novel low distortion switch is proposed,which is composed of four PMOS transistors,one capacitor and one NMOS switch.It can directly sample a bipolar signal and increase the sampling linearity with low noise and distortion.This circuit achieves a 120dB SFDR when sampling a 1V peak-to-peak,156kHz bipolar signal under 10MS/s sampling rate.

【基金】 国家杰出青年基金项目(60425101);教育部新世纪优秀人才计划(NCET-04-0896)
  • 【文献出处】 微电子学与计算机 ,Microelectronics & Computer , 编辑部邮箱 ,2010年03期
  • 【分类号】TN432
  • 【被引频次】10
  • 【下载频次】396
节点文献中: 

本文链接的文献网络图示:

本文的引文网络