节点文献

一种低噪声高频合成时钟源的设计和实现

Design and Realization of a High Frequency Low Noise Clock Synthesizer

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 陈卫任斌杜英联

【Author】 (Department of Electrical Engineering, Dongguan University of Technology, Dongguan 523808, China) CHEN Wei REN Bin DU Ying-lian

【机构】 东莞理工学院电子工程系

【摘要】 本文介绍了PLL合成时钟源的原理,介绍了MC12429的结构,设计出了高频时钟源电路图。测试结果表明本设计的输出信号质量好。该信号源结构简单,广泛用于通信、仪器仪表、自动控制等领域。

【Abstract】 The paper introduces the principle of PLL clock synthesizer and the structure of MC12429,designs the circuit of the High Frequency Clock Synthesizer .The test result indicates that the output signals of this design have the excellence performance. The design has simple structure, and can be used in communication ,equipment and meter, auto control extensively.

【关键词】 合成时钟源噪声问抖动
【Key words】 Clock Synthesizernoisejitter
  • 【文献出处】 微计算机信息 ,Microcomputer Information , 编辑部邮箱 ,2009年02期
  • 【分类号】TN74
  • 【被引频次】1
  • 【下载频次】79
节点文献中: 

本文链接的文献网络图示:

本文的引文网络