节点文献
SpaceWire Codec接收端FPGA时序设计
Timing design of SpaceWire Codec receiver based on FPGA
【摘要】 SpaceWire是一种面向空间应用的数据总线网络,它支持高速、点对点、全双工的串行总线传输。本文实现了基于FPGA的SpaceWire Codec接收端实现过程中时钟的恢复,复位信号的处理,DS信号的检测和处理,介绍了多时钟域的设计方法。
【Abstract】 SpaceWire is a full-duplex, bidirectional, serial, point-to-point data link for on-board processing applications. A design and realization scheme of SpaceWire Codec receiver based on FPGA is presented in this paper, which includes clock recovery, reset signal processing, DS signal detection and processing as well as design methods in multi-asynchronous clock designs.
【关键词】 FPGA；
SpaceWire Codec；
复位；
DS解码；
多时钟域设计；
【Key words】 FPGA； SpaceWire Codec； reset； DS decode； multi-asynchronous clock design；
【Key words】 FPGA； SpaceWire Codec； reset； DS decode； multi-asynchronous clock design；
- 【文献出处】 微计算机信息 ,Microcomputer Information , 编辑部邮箱 ,2009年02期
- 【分类号】TN791
- 【被引频次】12
- 【下载频次】260