节点文献
低I/O带宽高性能运动估计VLSI结构的设计
Low I/O bandwidth and high throughput architecture design of motion estimation
【摘要】 在视频编码的运动估计运算中,全搜索结构最为主流,然而相应传统的全搜索1-D、2-D脉动结构或树形结构在计算的过程中,往往会出现I/O带宽大或计算效率低等问题。针对这些问题,提出一种新的数据流和相应的两维脉动阵列结构,利用相邻当前块搜索域的数据重合,在保证高性能的同时最大程度地减小I/O带宽。结果表明,提出的结构可以在256周期内完成一个宏块41个运动矢量计算,并且只有3个数据输入。
【Abstract】 Full search architecture is popular in motion estimation of video coding.Unfortunately,calculating by conventional 1-D、 2-D systolic array or tree architecture will result in high I/O bandwidth,low efficiency.Using data-interlacing method,a new data flow and corresponding two-dimensional systolic array are proposed.They can efficiently reuse data to decrease I/O bandwidth with high throughput.Simulation shows that it can get 41 MVs in 256 cycles with only 3 I/O data ports.
- 【文献出处】 计算机工程与应用 ,Computer Engineering and Applications , 编辑部邮箱 ,2009年29期
- 【分类号】TN919.81
- 【被引频次】1
- 【下载频次】27