节点文献

基于主方程法单电子晶体管的Verilog-A行为模型

A Verilog-A Behavioral Model for SET Based on the Master Equation Method

推荐 CAJ下载
PDF下载
不支持迅雷等下载工具，请取消加速工具后下载。

【Author】 LU Gang,WEI Fen-fen(Xi’An University of Technology,Xi’an,Shaanxi 710048,China)

【摘要】基于单电子晶体管的主方程算法,在简化Lientschnig的单电子晶体管模型基础上,建立了基于Verilog-A的单电子晶体管行为描述模型,并利用Cadence Spectre仿真器对该模型进行了验证.通过单电子晶体管逻辑电路的设计和仿真,表明该模型具有合理的精确度,且速度快,为单电子晶体管电路及混合电路的仿真提供了一种有效的方法.更多还原

【Abstract】 Based on the master equation method of single-electron transistor and a simplified Lientschnig’s single-electron transistor(SET) model,this paper presents a Verilog-A behavioral model for SET,and verified by the tool of Cadence Spectre.The model is shown to be reasonably accurate and fast for SET logic circuit simulation.It offers an efficient method for SET circuits and hybrid circuit co-simulation.更多还原

【关键词】单电子晶体管；主方程法； Verilog-A； SET逻辑电路；
【Key words】 single-electron transistor； master equation method； Verilog-A； SET logic circuit；

【基金】陕西省教育厅计划项目(No.04JK250);西安理工大学校特色研究基金(No.210402);高学历人才基金(No.220410)

【文献出处】电子学报 ,Acta Electronica Sinica , 编辑部邮箱 ,2009年02期

【分类号】TN321
【被引频次】3
【下载频次】148

知网节下载

节点文献中：

本文链接的文献网络图示:

本文的引文网络

节点文献