节点文献

基于模块化设计方法实现FPGA动态部分重构

A Module-Based Dynamic Partial Reconfiguration of FPGAs

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 阆盛雨孙辉先陈晓敏安军社张健

【Author】 ZHOU SHENGYU SUN HUIXIAN CHEN XIAOMIN AN JUNSHE ZHANG JIAN (Center for Space Science and Applied Research,Chinese A-cademy of Sciences,Beijing 100080 China) (Graduate School, Chinese Academy of Sciences,Beijing 100039,China)

【机构】 中国科学院空间科学与应用研究中心中国科学院空间科学与应用研究中心 100080北京 100039北京中国科学院研究生院100080北京

【摘要】 介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程,能使重构模块在系统运行时改变其逻辑功能,而固定模块逻辑功能不中断,同时器件的重构时间大大减少。

【Abstract】 The configuration principle of Xilinx FPGA is discussed. The procedure is based on the Modular Design Flow to build a dynamical and partial reconfigurable system,using Xilinx Virtex FPGA. This kind of FPGA can dynamically reconfigure parts of its own functionality without interrupting or conflicting the rest of the design. The method can greatly reduce the amount of FPGA reconfiguration time.

【关键词】 FPGA动态部分重构重构Virtex
【Key words】 FPGADynamic Partial ReconfigurationReconfigurationVirtex
【基金】 中国科学院知识创新基金资助项目(KGCX-JG-07)
  • 【文献出处】 微计算机信息 ,Microcomputer Information , 编辑部邮箱 ,2008年05期
  • 【分类号】TN791
  • 【被引频次】22
  • 【下载频次】279
节点文献中: 

本文链接的文献网络图示:

本文的引文网络