节点文献

Viterbi译码器的应用及其硬件设计与实现

Hardware Implementation of Viterbi Decoder and Its Application

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 安乐李实秋

【Author】 AN Le, LI Shi-qiu (Chongqing University of Posts and Telecommunications, Chongqing 400065, China)

【机构】 重庆邮电大学重庆邮电大学 重庆400065重庆400065

【摘要】 维特比译码器是人们广泛采用的卷积码的译码器,在IS-95,GSM,3GPP中都有广泛的应用。文中首先简单说明Viterbi译码算法原理,接着分析Viterbi译码算法设计及伪代码实现,根据TD-SCDMA卷积码编码方案,设计了一种采用软判决方式的维特比译码器,并采用合理的归一化方式,保证了计算路径值的过程中不会发生溢出。仿真表明:改进的译码器具有良好的性能。

【Abstract】 Viterbi decoder is widely to implement convolutional decoding. It has been broadly applied in IS-95,GSM,3GPP. In this paper, the principle of Viterbi is briefed first, then the Viterbi decode design and Pseudo Code for the Viterbi Algorithm are analyzed. The paper described a Viterbi decoder based on convolutional coding scheme TD-SCDMA and with soft judgement. Simulations show that the modified decoder is robust and of better performance.

【关键词】 TD-SCDMA信道编码ViterbiVerilog
【Key words】 TD-SCDMAchannel codingViterbiVerilog
  • 【文献出处】 通信技术 ,Communications Technology , 编辑部邮箱 ,2008年05期
  • 【分类号】TN764
  • 【被引频次】12
  • 【下载频次】280
节点文献中: 

本文链接的文献网络图示:

本文的引文网络