节点文献

基于VHDL实现单精度浮点数的加/减法运算

Implementation of Adder or Subtraction of Float-point Number with Single Precision Based on VHDL

推荐 CAJ下载
PDF下载
不支持迅雷等下载工具，请取消加速工具后下载。

【作者】覃霖；曾超；

【Author】 QIN Lin,ZENG Chao(Institute of Electronic Engineering,China Academy of Engineering Physics,Mianyang 621900,China)

【机构】中国工程物理研究院电子工程研究所；

【摘要】研究了单精度浮点数加/减法的结构及其设计方法,并在A ldec公司的Active-HDL软件环境下,采用VHDL语言进行设计,并进行了仿真验证,计算精度可以达到10-7。更多还原

【Abstract】 The structure and design of adder or subtraction of float-point number with single precision are studied under the Active-HDL software environment of the Aldec company.It is designed and simulated with VHDL,and the precision can reach 10-7.更多还原

【关键词】单精度浮点数；加/减法； VHDL； FPGA；
【Key words】 float-point number with single precision； adder or subtraction； VHDL； FPGA；

【文献出处】电子工程师 ,Electronic Engineer , 编辑部邮箱 ,2008年07期

【分类号】TN402
【被引频次】9
【下载频次】304

知网节下载

节点文献中：

本文链接的文献网络图示:

本文的引文网络

节点文献