节点文献

一种锁相频率合成系统的设计

Design of a Phase-Locked Loop(PLL) Frequency Synthesizer System

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 葛海波王海潼郑燕

【Author】 GE Hai-bo1,WANG Hai-tong2,ZHENG Yan1 (1.Telecommunication Department,Xi′an Institute of Posts and Telecommunications,Xi′an 710061,China;2.Communication Engineering Department,Armed Police Engineering College,Xi′an 710086,China)

【机构】 西安邮电学院电信系西安武警工程学院通信工程系西安邮电学院电信系 西安710061西安710086西安710061

【摘要】 描述了以MC145152和MC1648芯片为核心,采用锁相频率合成技术来实现电压控制LC振荡器的设计思路、方法及指标测试。本系统可以产生高稳定度的正弦信号,输出频带在5~25 MHz范围内,并实时显示;输出频率的稳定度达到10-3以上。该系统在通信领域有广泛的应用前景。

【Abstract】 This paper describes the design ideas,methods and specification tests of a voltage-controlled LC oscillator which is based on MC145152 and MC1648 chips,and realized by adopting phase-lockod loop(PLL) frequency synthesizing technology.This system can produce high stable sine signals and the output bands are in 5~25MHz,and are real-time displayed.The output frequency stability is more than 10-3.It will find wide application in the field of communications.

【基金】 陕西省自然科学基础研究计划资助项目(2005F09)
  • 【文献出处】 电讯技术 ,Telecommunication Engineering , 编辑部邮箱 ,2008年01期
  • 【分类号】TN74
  • 【被引频次】4
  • 【下载频次】402
节点文献中: 

本文链接的文献网络图示:

本文的引文网络