节点文献

基于FPGA的RS译码器的设计与实现

Design and Implementation of Reed-solomom Decoder Based on FPGA

推荐 CAJ下载
PDF下载
不支持迅雷等下载工具，请取消加速工具后下载。

【Author】 Sun Jin1,Du Wei-tao2,Xu Wei-zhang2,ZHENG Chao3(1.Potevio Institute of Technology co.,Ltd,Beijing100080,China;2.Digital Engineering Center,Communication University of China,Beijing 100024,China3.Zhejiang Universcty,Hangzhou 310007,China)

【机构】普天信息技术研究院有限公司；中国传媒大学数字化工程中心；浙江大学；

【摘要】采用改进型Berlekamp_Massey(RiBM)算法设计并实现了基于FPGA的符合DRM_DCP接口协议的RS(255,207)译码器,可实现对每个码字(255个码元)中不多于24个码元的错误进行纠正。此外,介绍了设计中所采用的一种层次化数字信号处理IP的设计流程,可有效的提高设计和验证的效率。更多还原

【Abstract】 This paper presents an implementation of RS(255,207) decoder for DRM_DCP protocol,which is designed based on the Modified Berlekamp_Massey algorithm.The proposed circuit is capable of correcting up to 24 errors in every frame.This design use a hierarchical design/verification flow for digital signal processing IP which can effectively prompt the design efficiency.更多还原

【关键词】 RS译码器； FPGA；关键方程； TimeQuest时序约束；
【Key words】 RS decoder； FPGA； key equation； TimeQuest timing constrain；

【文献出处】中国传媒大学学报(自然科学版) ,Journal of Communication University of China(Science and Technology) , 编辑部邮箱 ,2008年03期

【分类号】TN764
【被引频次】2
【下载频次】130

知网节下载

节点文献中：

本文链接的文献网络图示:

本文的引文网络

节点文献