节点文献

中值滤波的FPGA实现

The Realization of Media Filter Based on FPGA

推荐 CAJ下载
PDF下载
不支持迅雷等下载工具，请取消加速工具后下载。

【Author】 Wu Shaoqun~1 Li Jiashun~2 Wang Zhu~3 Li Jinpin~3(1 Anhui Physical and Engineering School,Anhui 246001;2 Department of Physics,Capital Normal Universit,Beijing 100037;3 College of Information Engineering,Capital Normal University,Beijing 100037)

【机构】安徽理工学校机电电子教研室；首都师范大学物理系；首都师范大学信息工程学院；首都师范大学信息工程学院安徽246001；北京100037；

【摘要】中值滤波广泛用于图像处理领域,但用硬件实现时,占用资源过大.本文介绍了一种基于位级运算的中值滤波硬件实现,并给出了其电路结构.这种方法使得硬件资源和输入数据的位宽成线性关系.最后借助Altera公司的Cyclone系列FPGA芯片EP1C12和Quartus II6.0开发软件对设计进行了仿真验证.更多还原

【Abstract】 Media filter is widely used in digital image processing,but being realized in hardware will take too many resources.This paper introduces a hardware design method of media filter based on bit level algorithm.Then it is simulated using the EP1C12 of the Cyclone series chips and the software of Quartus Ⅱ6.0.更多还原

【关键词】中值滤波；位级运算； FPGA；
【Key words】 Media filter； Bit level algorithm； FPGA.；

【文献出处】首都师范大学学报(自然科学版) ,Journal of Capital Normal University(Natural Science Edition) , 编辑部邮箱 ,2007年06期

【分类号】TN791
【被引频次】13
【下载频次】361

知网节下载

节点文献中：

本文链接的文献网络图示:

本文的引文网络

节点文献