节点文献

流水线结构RS译码器的超大规模集成电路设计

VLSI Design of Pipeline Reed-Solomon Decoder

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 季君黄秋萍

【Author】 JI Jun, HUANG Qiu-ping (College of Electronics and Information, Soochow University, Suzhou 215021, China)

【机构】 苏州大学电子信息学院苏州大学电子信息学院 江苏苏州215021江苏苏州215021

【摘要】 RS码已经广泛地应用于通信系统、数字电视和计算机存储系统中,用来提高数据可靠性。以数字电视广播(DVB)标准中定义的RS(204,188)译码器为例,详细介绍了改进的欧几里德(ME)算法及以此算法为基础的RS译码器的超大规模集成电路VLSI实现,采用了流水线结构,对译码器的各个模块进行了分析和建模。通过对流程的仿真和综合验证,发现这些模块能较好的满足设计要求,能纠正不大于8个的误码。

【Abstract】 Reed-Solomon code has been widely used in communication systems, digital television and computer storage systems to enhance data reliability. This paper takes the Reed-Solomon (204,188) decoder which is defi ned in DVB standard for an example. The Modifi ed Euclidean (ME) algorithm and the VLSI implemented of Reed-Solomon decoder based on the algorithm are described in detail. The structure of decoder is pipeline. Modeling and analyzing some modules of the Reed-Solomon decoder. These modules afford satisfaction to the needs of the design and can correct the error codes less than 8 through the simulation and synthesis.

  • 【文献出处】 江苏电器 ,Jiangsu Electrical Apparatus , 编辑部邮箱 ,2007年S1期
  • 【分类号】TN47
  • 【下载频次】88
节点文献中: 

本文链接的文献网络图示:

本文的引文网络