节点文献
一种应用于深亚微米CMOS工艺的ESD保护电路
Design and Implementation of a Submicron ESD Protection Circuit
【摘要】 本文研究了一种基于动态栅极悬浮技术的ESD保护电路,并根据全芯片ESD防护的要求设计了试验电路。采用TSMC 0.18μm CMOS工艺实现了试验电路,测试显示芯片的ESD失效电压达到了7kV。
【Abstract】 A dynamic gate floating ESD protection circuit is first analyzed and then designed according to the whole-chip ESD planning. Fabricated in TSMC 0.18 μm 1P6M+ CMOS Technology, the chip exhibits an ESD failure voltage up to 7kV.
【基金】 本研究得到国家863计划射频与超高速芯片多项目圆片服务(2002AA1Z1711)支持
- 【文献出处】 电子与封装 ,Electronics & Packaging , 编辑部邮箱 ,2005年08期
- 【分类号】TN432
- 【被引频次】7
- 【下载频次】271