节点文献

WISHBONE总线协议下DDR存储控制器设计

DDR-SDRAM Controller Design Based on WISHBONE Bus Protocol

推荐 CAJ下载
PDF下载
不支持迅雷等下载工具，请取消加速工具后下载。

【作者】张磊；吴晖；

【Author】 ZHANG Lei, WU Hui(Institute of Acoustics, Chinese Academy of Sciences, Beijing 100080 China)

【机构】中国科学院声学研究所数字系统集成实验室；中国科学院声学研究所数字系统集成实验室北京100080；北京100080；

【摘要】 DDR-SDRAM是当今一种流行的高速存储器。通过和普通SDRAM存储器对比,阐述了WISHBONE总线协议下DDR存储器控制器的设计方法和注意事项,并提出一种提高DDR工作效率的预测机制。更多还原

【Abstract】 This paper based on the mechanism of DDR-SDRAM, gave a way to construct a DDR-SDRAM controller based on WISHBONE bus protocol, and also introduced a forecast method to improve DDR’s performance.更多还原

【关键词】 DDR； SDRAM； WISHBONE；控制器；
【Key words】 DDR； SDRAM； WISHBONE； Controller；

【基金】国家973重点基础项目(G1999032902)

【文献出处】微电子学与计算机 ,Microelectronics & Computer , 编辑部邮箱 ,2004年09期

【分类号】TP333
【被引频次】4
【下载频次】226

知网节下载

节点文献中：

本文链接的文献网络图示:

本文的引文网络

节点文献