节点文献

基于VHDL语言设计数字频率计

Designing of Digital Cymometer Based on VHDL

推荐 CAJ下载
PDF下载
不支持迅雷等下载工具，请取消加速工具后下载。

【作者】谢煜；黄为；

【Author】 XIE Yu 1,HUANG Wei 2 (1.Department of Physics, Shangqiu Teachers College, Shangqiu, 476000, China; 2 School of Electric Engineering,Southwest Jiaotong University,Chengdu, 610031,China)

【机构】商丘师范学院物理系；西南交通大学电气工程学院河南商丘476000；四川成都610031；

【摘要】文中运用 VHDL语言 ,采用 Top To Down的方法 ,实现 8位数字频率计 ,并利用 Isp Expert集成开发环境进行编辑、综合、波形仿真 ,并下载到 CPL D器件中 ,经实际电路测试 ,该系统系统性能可靠更多还原

【Abstract】 This paper introduces the 8 bit digital cymometer which is realized by using VHDL and Top to Down designing method.Using the Isp Expert integrated development environment to edit,synthesis,simulate and download to CPLD device,practical circuit testing shows that the system is reliable更多还原

【关键词】 EDA； VHDL；数字频率计；波形仿真； CPLD；
【Key words】 EDA； VHDL； digital cymometer； waveshape simulating； CPLD；

【文献出处】现代电子技术 ,Modern Electronic Technique , 编辑部邮箱 ,2003年14期

【分类号】TN402
【被引频次】5
【下载频次】902

知网节下载

节点文献中：

本文链接的文献网络图示:

本文的引文网络

节点文献