节点文献

一种低功耗时钟芯片的设计

Design of clock chips with low-power

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 贾宇然应建华倪春波邹雪城

【Author】 Jia Yuran Ying Jianhua Ni Chunbo Zou Xuecheng

【机构】 华中科技大学电子科学与技术系华中科技大学电子科学与技术系

【摘要】 讨论了一种低功耗时钟芯片的设计 .从CMOS电路功耗产生原因入手 ,在振荡分频电路中减小电路工作电压 ,在时序电路中采用门控技术 ,达到降低功耗的目的 .经流片后测试表明该芯片工作电流 0 .17mA ,满足低功耗要求

【Abstract】 According to power consumption of CMOS circuit, the c on sumption was minimized by scaling supply voltage in oscillator-divider circuit and using gating technology in timing circuit. The result of foundry indicates t hat the supply current is 0.17mA, meeting the requirement of low-power.

  • 【文献出处】 华中科技大学学报(自然科学版) ,Journal of Huazhong University of Science and Technology , 编辑部邮箱 ,2003年07期
  • 【分类号】TN492
  • 【被引频次】3
  • 【下载频次】141
节点文献中: 

本文链接的文献网络图示:

本文的引文网络