节点文献
基于Verilog HDL描述的10M/100Mbps以太网卡设计模块的测试方案
Testing Scheme about 10M/100Mbps Ethernet Card Design Module Based on Verilog HDL Description
【摘要】 利用 Verilog语言的特点 ,搭建测试平台 ,能够灵活地验证设计模块。本文提出了一种有效进行功能验证的方法 ,从而保证芯片在功能上的有效性和正确性
【Abstract】 The testing scheme is presented to neatly verify the function of design module by constructing testbench and using Verilog HDL. To ensure the function and validity, an effective method for verification on functionality is described.
【关键词】 Verilog语言；
测试台；
行为级；
以太网协议；
【Key words】 Verilog language； testbench； behavior level； Ethernet protocol；
【Key words】 Verilog language； testbench； behavior level； Ethernet protocol；
- 【文献出处】 电子工程师 ,Electronic Engineer , 编辑部邮箱 ,2003年01期
- 【分类号】TP334.7
- 【被引频次】4
- 【下载频次】234