节点文献

基于SRAM FPGA的MuxTree结构模型的可容错全加器的设计

Design of fault-tolerant adder based on MuxTree FPGA

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 王宁刘慧朱明程

【Author】 WANG Ning, LIU Hui,ZHU Ming-cheng(EDA Center, School of Information Engineering, Shenzhen University, Shenzhen, 518060 China)

【机构】 深圳大学信息工程学院EDA中心深圳大学信息工程学院EDA中心 广东深圳518060广东深圳518060广东深圳518060

【摘要】 在SRAMFPGA的MuxTree结构模型的基础上,进行了一个具有容错功能的一位全加器的设计和实现。文中介绍了MuxTree结构模型的原理,并给出了基于该结构模型容错全加器的设计过程及系统逻辑构成。同时,对该容错系统进行了功能和时序仿真,验证了MuxTree结构容错系统的可行性。

【Abstract】 The main topic of the paper is to design a fault-tolerant adder based on MuxTree FPGA.The principle and construction of MuxTree used to design the adder are introduced. Then we illumi-nate the process of designing the adder as well as how the adder realizes fault-tolerant function. Thesystem circuit and simulation waveform are also included.

【关键词】 MuxTree全加器容错系统
【Key words】 MuxTreeadderfault-tolerant system
  • 【文献出处】 半导体技术 ,Semiconductor Technology , 编辑部邮箱 ,2003年05期
  • 【分类号】TN792
  • 【被引频次】4
  • 【下载频次】94
节点文献中: 

本文链接的文献网络图示:

本文的引文网络