节点文献

MPEG2视频解码器VLSI结构研究

A Study on the VLSI Structure of the Video Decoder for MPEG2

  • 推荐 CAJ下载
  • PDF下载
  • 不支持迅雷等下载工具,请取消加速工具后下载。

【作者】 叶波朱新华温涛章倩苓

【Author】 YE Bo, ZHU Xin Hua, WEN Tao and ZHANG Qian Ling State Key Laboratory of ASIC’s and Systems, Fudan Univ., Shanghai 200433

【机构】 复旦大学专用集成电路与系统国家重点实验室

【摘要】 介绍了MPEG2视频解码器的VLSI实现方法,采用ASIC结构实现MPEG2标准的视频解码,用流水线哈佛结构RISC型微控制器对视频数据流、变字长解码以及电路时序进行控制,提高了电路速度,减小了芯片面积。

【Abstract】 The VLSI implementation of an MPEG2 video decoder is proposed, in which ASIC structure is used to realize video decoding in MPEG2 standard. Video bitstream, VLD and circuit sequence for the decoder are controlled by an RSIC microcontroller with pipelined Harvard structure. By using the proposed technique, processing speed of the circuit is improved and chip area is reduced.

【关键词】 VLSIASICRISC视频解码MPEG2
【Key words】 VLSIASICRISCVideo decoderMPEG2
  • 【分类号】TN47
  • 【下载频次】64
节点文献中: 

本文链接的文献网络图示:

本文的引文网络