节点文献
Verilog-HDL在数字ASIC设计上的应用
【摘要】 本文探索了在CADENCE环境下采用Verilog－HDL工具从顶到下设计ASIC的一般方法。工作着重在单元库的建立和RTL级的逻辑综合与优化技术。从系统功能出发，进行多层次设计，Verilog－HDL设计工具可以提供强有力支持。本文通过一个设计实例介绍了Verilog－HDL设计工具的应用。
【关键词】 CADENCE环境；
Verilog-HDL工具；
ASIC；
- 【文献出处】 微处理机 ,Microprocessors , 编辑部邮箱 ,1996年01期
- 【分类号】TN402
- 【被引频次】7
- 【下载频次】152