吴治隆
【姓名】 吴治隆
【职称】
【研究领域】 无线电电子学;
【研究方向】
【发表文献关键词】 相位累加器,流水线技术,Verilog HDL,加法器,电子设计自动化,位累加器,S相,Verilog,VerilogHDL,和寄存器,优化设计,资源占用,寄存器,锁存,节约资源,流水线,仿真结果,提...
【工作单位】 四川理工学院
【曾工作单位】 四川理工学院;
【所在地域】 四川自贡
今年新增/文献篇数 核心期刊论文数 基金论文数 第一作者篇数 总被引频次 总下载频次
0/1 0 0 0 15 756
中国期刊全文数据库    共找到1篇
[1]熊兴中,杨平先,吴治隆.基于Verilog HDL的DDS相位累加器的一种优化设计[J]四川轻化工学院学报.2004,(02)
更多