安健
【姓名】 安健
【职称】
【研究领域】 无线电电子学;
【研究方向】 数字系统的并行逻辑模拟
【发表文献关键词】 Verilog,VHDL,翻译器,设计实体,硬件描述语言,设计环境,寄存器级,表达式,并行信号,翻译规则,组件,线网,预定义,模块,生成功能,中间格式,等价,中间结构,语句块,和函数,
【工作单位】 上海大学
【曾工作单位】 上海大学;
【所在地域】 上海
今年新增/文献篇数 核心期刊论文数 基金论文数 第一作者篇数 总被引频次 总下载频次
0/1 1 1 1 4 224
中国期刊全文数据库    共找到1篇
[1]安健,吴悦,杨洪斌,李俊红.Verilog到VHDL翻译器的设计与实现[J]计算机工程与设计.2005,(10)
更多