刘建强
【姓名】 刘建强
【职称】 工程师;
【研究领域】 无线电电子学;电信技术;
【研究方向】
【发表文献关键词】 嵌入式核,VB,卷积码,Viterbi算法,FPGA,译码器,测试标准,Viterbi,幸存路径,路径度量,FPGA设计,IEEE,交换寄存器,测试架构,测试描述语言,IP核,网格图,支路度量,深亚微...
【工作单位】 桂林电子工业学院
【曾工作单位】 桂林电子工业学院;
【所在地域】 广西桂林
今年新增/文献篇数 核心期刊论文数 基金论文数 第一作者篇数 总被引频次 总下载频次
0/2 0 0 2 13 526
中国期刊全文数据库    共找到2篇
[1]刘建强,殷贤华.卷积码Viterbi译码器的FPGA设计与实现[J]现代电子技术.2004,(09)
[2]刘建强,李智.SOC中嵌入式核测试标准IEEEP1500综述与研究[J]国外电子测量技术.2005,(05)
更多